摘要：隨著物聯(lián)網(wǎng)的成熟和完善，無線通信技術(shù)和無線傳感網(wǎng)絡(luò)技術(shù)得到廣泛應(yīng)用，由于通信頻率提升、電路復(fù)雜度增加等因素，設(shè)備的電磁兼容性成為必須考慮的問題。本篇文章分析了印制電路板（PCB）設(shè)計(jì)過程中電磁干擾（EMI）產(chǎn)生原因和相關(guān)抑制措施、解決方案，為相關(guān)電路設(shè)計(jì)工作提供參考和依據(jù)。

1 電磁兼容

由國(guó)標(biāo)GB/T4365-1995定義，電磁兼容（Electromagnetic Compatibility）是指設(shè)備或系統(tǒng)再起電磁環(huán)境中能正常工作，且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁騷擾的能力，它主要包含兩方面的內(nèi)容：電磁輻射和抗干擾能力。

電磁兼容（EMC）是保證信息系統(tǒng)裝備可靠和安全穩(wěn)定的重要指標(biāo)，也是裝備研制過程中必須解決的關(guān)鍵技術(shù)問題[1]。其性能是全球主要國(guó)家和地區(qū)電子和電氣產(chǎn)品必須獲得的各類安全認(rèn)證之一[2]。根據(jù)IEC/CISPR國(guó)際標(biāo)準(zhǔn)，電磁兼容設(shè)計(jì)主要指電磁干擾（EMI）的抑制和防護(hù)。

2 PCB電磁干擾分析

印制電路板（PCB）是系統(tǒng)電路工作的平臺(tái)，其穩(wěn)定性決定了電路工作的特性和穩(wěn)定性。目前隨著消費(fèi)電子、工業(yè)電子設(shè)計(jì)想著高速率、高集成度發(fā)展，據(jù)國(guó)際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖預(yù)測(cè)，2022年芯片偏上時(shí)鐘頻率將提高至14.3GHz特征尺寸將發(fā)展到11.3mm，由于不斷升高的時(shí)鐘工作頻率、系統(tǒng)工作速度和電路集成度，PCB內(nèi)部模塊信號(hào)串?dāng)_、外部電磁信號(hào)干擾成為影響系統(tǒng)穩(wěn)定性、可靠性的制約因素。

其中產(chǎn)生電磁干擾成因主要分兩類：（1）PCB板布線間距小，信號(hào)線之間發(fā)生寄生耦合現(xiàn)象，進(jìn)而產(chǎn)生干擾[3]。另外隨著高頻信號(hào)模塊的引入，走線之間不平衡而產(chǎn)生共模輻射同樣會(huì)產(chǎn)生干擾[4]。（2）由于布線過程中，PCB板出現(xiàn)的過孔、直角拐彎、鍵合線等情況，這些不連續(xù)結(jié)構(gòu)導(dǎo)致信號(hào)產(chǎn)生串?dāng)_、反射，或引入噪聲。

此外，天線間、天線與其他電子設(shè)備間的相互干擾也更加復(fù)雜，并有可能影響天線和其他設(shè)備正常工作[5]。因此PCB的電磁兼容性分析和設(shè)計(jì)顯得尤為重要。

通過在PCB設(shè)計(jì)時(shí)期引入電磁兼容設(shè)計(jì)，通過軟件仿真對(duì)系統(tǒng)建模和分析，找到電磁干擾源，使仿真結(jié)果可視化，并做相關(guān)的EMC處理，以此降低系統(tǒng)電磁干擾。電磁兼容設(shè)計(jì)的介入時(shí)間越早，起花費(fèi)成本就越低[6]。

3 物聯(lián)網(wǎng)系統(tǒng)PCB板電磁兼容設(shè)計(jì)方法

物聯(lián)網(wǎng)系統(tǒng)，根據(jù)業(yè)務(wù)速率不同，選用的通信模組有差異。對(duì)于高速業(yè)務(wù)普遍選用LTE CAT-4模組，中低速業(yè)務(wù)普遍選用CAT-1、eMTC模組，低速業(yè)務(wù)普遍選用NB-IoT模組。以上模組的信息傳輸速率已進(jìn)入Gbps，并且系統(tǒng)時(shí)鐘頻率也再GHz范圍，因此需要將電路中的信號(hào)分布和電源分布考慮到該物聯(lián)網(wǎng)系統(tǒng)的PCB電磁兼容設(shè)計(jì)中去，進(jìn)行EMC優(yōu)化設(shè)計(jì)。

以下圖為例分析，芯片邏輯狀態(tài)的變化會(huì)造成瞬時(shí)電流，導(dǎo)致電壓波動(dòng)，進(jìn)而可能導(dǎo)致邏輯錯(cuò)誤;另外，如果芯片1、2分別是數(shù)字芯片和模擬芯片，則數(shù)字芯片會(huì)產(chǎn)生同步切換噪聲影響模擬芯片;最后，信號(hào)線通過過孔穿過電源層時(shí)，同樣會(huì)帶來噪聲?？梢?，PCB電路中的噪聲是影響高速數(shù)字電路特性的主要原因之一[7]。

3.1 布局設(shè)計(jì)優(yōu)化

（1）按系統(tǒng)功能及信號(hào)走向布局位置，物聯(lián)網(wǎng)通信模組和時(shí)鐘模塊屬于高速器件，應(yīng)分開布局，防止模塊間干擾;屏蔽磁性元器件，CPU時(shí)鐘同敏感器件要保持一定的距離[8]。

（2）系統(tǒng)時(shí)鐘模塊靠近其相應(yīng)的地線，形成有效回流。

（3）電源部分優(yōu)化方案：為防止數(shù)字信號(hào)影響高頻模擬器件，將模擬電源和數(shù)字電源分開;為防止電源線產(chǎn)生尖峰電流，形成噪聲干擾，對(duì)于使用的電源類集成芯片安裝去耦電容（具體辦法參考3.3）。

（4）地線部分優(yōu)化方案：地線和電源線之間加去耦電容（具體辦法參考3.3），抑制電源線上產(chǎn)生的輻射電流。